J'ai déposé mes informations RAM DIMM. Il contient une chaîne comme 32GB(8Gbx4DR)
. Je sais que sa taille est de 32 Go. Qu'est-ce que 8Gbx4DR
signifie?
Et j'ai entendu parler des concepts tels que le rank
, le channel
, la bank
. Je comprends qu'un rang est les puces qui forment la largeur de bit requise par le canal du contrôleur de mémoire. Et le rang est constitué de banques. Mais comment puis-je cartographier l'information déchargée sur ces concepts?
Voici la capture d'écran de l'information déchargée:
Quelques pages et documents de référence que j'ai examinés concernant les configurations de RAM:
Et revenons à ma question de 32GB(8Gbx4DR)
. Maintenant, je crois que je peux comprendre:
x4
signifie qu'une seule puce DRAM fournit une largeur de 4 bits. Ainsi, 16 chips DRAM sont requis par RANK pour atteindre la largeur du canal. DR
signifie 2 / double rang par DIMM Donc, la taille totale d'un DIMM = 2 * 16 * 8Gb = 32GB (supérieur B)
Et si vous incluez l'ECC (code de correction d'erreur), il faut plus de puces DRAM. Pour un seul octet , un seul bit ECC est nécessaire.
Par exemple, avec une puce DRAM 8Gb x4, le calcul d'un DIMM à deux rangées de 16 Go avec ECC est comme celui-ci. (L'important est de calculer en fonction des bits.)
Le DDR * nécessite une largeur de 64 bits pour un rang pour desservir un canal. Et x4 signifie qu'une seule puce DRAM a une largeur de 4 bits. Donc, un rang comprend 64/4 = 16 jetons.
Avec deux rangs, nous avons besoin de 32
puces DRAM.
Pour atteindre une capacité DIMM totale de 16 Go, la taille de chaque puces DRAM devrait être de 16 Go / 32 = 16 * 8 Gb / 32 = 4 Gb.
Chaque 8 bits nécessite un bit ECC, donc 16 Go ont besoin: 16 * 8 Gb / 8 = 16 Go. ECC peut également être implémenté avec des puces DRAM. Et 16Gb est seulement 4
pièces de 4-Gb DRAM chips.
Donc, au total, nous avons besoin de 32 + 4 = 36
4Gbx4 DRAM chips.
Le x4DR s'intègre dans les techpspecs et indique probablement la "fonctionnalité" dualrank de cette RAM particulière: